장비 소개
Palladium은 대규모 SoC 설계를 칩 제작 전에 검증하고, 하드웨어·소프트웨어 통합 검증과 디버깅을 수행하는 업계 대표 에뮬레이션 플랫폼입니다.
Tape-out 이전 RTL 단계에서 소프트웨어를 조기에 함께 검증할 수 있어 설계 리스크를 최소화하고, 검증 효율을 극대화하여 반도체 기업들이 안정적인 제품 개발과 빠른 시장 출시를 가능하게 합니다.
[Key Benefits]
[Specifications]
Tape-out 이전 RTL 단계에서 소프트웨어를 조기에 함께 검증할 수 있어 설계 리스크를 최소화하고, 검증 효율을 극대화하여 반도체 기업들이 안정적인 제품 개발과 빠른 시장 출시를 가능하게 합니다.
또한, 다양한 AVIP(Accelerated VIP)와 연동하여 AXI, AHB, PCIe, LPDDR, DFI, Ethernet 등 복잡한 인터페이스 검증을 수행할 수 있습니다.
[Key Benefits]
| Large & Scalable Capacity | 수천억 게이트 규모의 대형 SoC를 지원하며, RTL 기반의 빠른 하드웨어 검증 환경 제공 |
| Early Debug Productivity | 설계 변경이 빈번한 초기 개발 단계에서도 탁월한 디버그 생산성 제공 |
| Fast Compile Times | Modular compiler 기반으로 컴파일 시간 단축 (3 turns per day for bilion-gate class designs) |
| High-Performance Debug | 재컴파일 없이 At-speed 트리거 지원하여 더 빠르고 심층적인 디버깅 가능 |
[Specifications]
| User Capacity | 8 to 1,152 MG |
| User Memory | 3.3 TBytes |
| Debug Memory | 2.3 TBytes |
| Host I/F per port | 200 Gb/s |
| Relative perf. | Up to 1.5x over Z1 |
장비 신청 절차
| ①기업↔센터 | ▶ | ②기업↔센터 | ▶ | ③센터 | ▶ | ④기업 |
| 사전협의 | 회원가입 및 장비예약 | 견적서 발송 | 견적서 확인 및 사업자등록증 전달 |
| ▶ | ⑤센터 | ▶ | ⑥기업↔센터 | ▶ | ⑦센터 | ▶ | ➇기업 |
| 담당자 승인 | 장비 사용 | 청구서 발송 | 장비 사용료 납부 |
※선 사용, 후 납부 원칙이며, 사용 신청은 1개월 단위로 가능합니다.,
Related Products
| 장비명 | 모델명 | 제조사 |
|---|---|---|
| 다중 FPGA 기반 SoC 검증 프로토타이핑 플랫폼 | Protium X2 | Cadence (USA) |
| 고속 인터페이스 IP 검증 솔루션 | Verification IP (VIP) | Cadence (USA) |
| 고속 인터페이스 IP 검증 솔루션 | Accelerated VIP (AVIP) | Cadence (USA) |
| SoC 기능 검증용 솔루션 | Xcelium Single Core | Cadence (USA) |
